PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-050523

(43)Date of publication of application: 20.02.1996

(51)Int.CI.

(21)Application number: 07-018665

(71)Applicant : SUN MICROSYST INC

(22)Date of filing:

10.01.1995

(72)Inventor: KURIHARA STEVEN M

INSLEY MARK W

(30)Priority

Priority number: 94 179433

Priority date : 10.01.1994


Priority country: US

(54) POWER CONSUMPTION MANAGEMENT METHOD IN COMPUTER SYSTEM AND ITS

(57)Abstract:

PURPOSE: To reduce power consumption of a computer

CONSTITUTION: A computer system has a central processing unit(CPU) 46 and a power management circuit(PMC) 52. The CPU 46 has an operation mode which responds to interrupts and direct memory access requests and a standby mode which is in a low power state and does not respond to interrupts and direct memory access requests. The PMC 52 monitors interrupts and direct memory access requests to the system and sets the CPU 46 to its operation mode in response to the detection of the interrupts and direct memory access requests when the CPU 46 is in its standby mode. The method for managing power consumption of the CUP 46 consists of a process which sets the CPU 46 to its low power standby mode, a process which monitors the interrupts and direct memory access requests to the computer system and a process which returns the CPU 46 to its operation mode that can respond to the detected requests.



LEGAL STATUS

[Date of request for examination]

18.12.2001

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application convert d registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平8-50523

(43)公開日 平成8年(1996)2月20日

(51) IntCl.^a

G06F 1/32

識別記号

庁内整理番号

FΙ

技術表示因所

G06F 1/00

332 B

審査請求 未請求 請求項の数23 FD (全 18 頁)

(21)出願番号

特勵平7-18665

(22)出始日

平成7年(1995)1月10日

(31) 優先権主張番号 08/179, 433

(32) 優先日

1994年1月10日

(33)優先極主張国

米国 (US)

(71)出職人 591064003

サン・マイクロシステムズ・インコーポレ

SUN MICROSYSTEMS, IN

CORPORATED

アメリカ合衆国 94043 カリフォルニア

州・マウンテンピュー・ガルシア アヴェ

ニュウ・2550

(72)発明者 スティーブン・エム. ・クリハラ

アメリカ合衆国 カリフォルニア州94306

パロ・アルト, ブライソン・アヴェニュ

一, 588

(74)代理人 弁理士 五十嵐 李雄 (外1名)

母終日に続く


(54) 【発明の名称】 コンピュータシステムにおける消費電力管理方法及び装置

(57) 【要約】

(修正有)

【目的】 コンピュータシステムの電力消費品を低減す

【構成】 コンピュータシステムは、中央処理装置 (C PU)と電力管理回路(PMC)とを備えている。CP Uは、割込みやダイレクトメモリアクセス要求に応答す ろ動作モ<u>ードと、低電力状態であって割込みやダイ</u>レクシ トメモリアクセス要求に必答しない彷髏モードとを有し ている。J田力管理回路は、CPUが待機モードにある場 合にシステムにおける割込みやダイレクトメモリアクセ ス要求をモニタレ、割込みやダイレクトメモリアクセス 要求の検出に応じてCP Uを動作モードに設定する。C PUの消費電力を管理する方法は、CPUを低電力の待 **機モードに設定する工程と、コンピュータシステムの割** 込みとダイレクトメモリアクセス要求をモニタする工程 と、検出された要求に応答可能な動作モードにCPUを 復帰させる工程と、を備える。



【特許請求の範囲】

【請求項1】 電力管理機能を有するコンピュータシステムであって、

外部イベントに応答する動作モードと、低出力状態にあって前記外部イベントに応答しない特**機モー**ドと、を有する中央処理装置と、

前記中央処理装置に接続され、前記中央処理裝置が前記 待機モードにある時に前記外部イベントをモニタして、 外部イベントの検出に応じて前記中央処理装置を前記動 作モードに設定する電力管理回路と、を備えるコンピュ ータシステム。

【茄求項2】 - 詰求項1 記載のコンピュータシステムで あって、

前記中央処理装置は待機入力を有しており、

前記電力管理回路は、前記待機入力に接続された待機出力を有し、前記待機入力をイネーブルすることによって前記中央処理装置を前記待機モードに設定するとともに、前記待機入力をディスエーブルすることによって前記中央処理装置を前記動作モードに設定する、コンピュータシステム。

【請求項3】 請求項2記載のコンピュータシステムであって、

前記電力管理回路は、前配待機出力を制御するためにバスを介して前記中央処理装置に接続された待機レジスタ を有しており、

前記中央演算装置は、前記バスを介して前記符機レジスタに否込みを行なうことによって、前記中央演算装置自身を前記待機モードに設定する、コンピュータシステム。

【甜求項4】 前記外部イベントは割込みを含む、請求項1ないし3のいずれかに記載のコンピュータシステム。

【語求項5】 前記外部イベントはダイレクトメモリアクセス要求を含む、請求項1ないし4のいずれかに記載しのコンピュータシステム。

【 請求項 6 】 前記外部イベントは、割込みとダイレクトメモリアクセス要求のうちの少なくとも一方である、請求項 1 ないし 3 のいずれかに記載のコンピュータシステム。

【讃求項7】・電力管理回路であって、

待機モードと動作モードのいずれであるかを示す内容を 保持する待機レジスタと、

前記待機レジスタに接続され、前記待機レジスタの内容 が待機モードを示す場合には特機イネーブル出力信号を 生成するとともに、前記待機レジスタの内容が動作モー ドを示す場合には待機ディスエーブル出力信号を生成す る論理回路と

外部イベント入力と、

前記外部イベント入力と前記待機レジスタとに接続され、前記外部イベント入力に応答して前記待機レジスタ

の内容を前記動作モードに設定する論理回路と、を備え る電力管理回路。

【謝求項8】 請求項7記載の電力管理回路であって、 さらに、

前記待機レジスタに接続され、前記待機モードを示す内容を前記待機レジスタにむき込むレジスタ入力、を備える電力管理回路。

【請求項9】 請求項8記載の電力管理回路であって、 さらに、

周辺装御に関連付けられた少なくとも1つのデバイスレジスタを備え、前記デバイスレジスタの内容は前記周辺 装置に与えられる電力を制御する、電力管理回路。

【湖水項10】 請求項9記載の低力管理回路であって、

前記デバイスレジスタは、複数の周辺装置に関連付けられた複数のデバイスレジスタの中の1つであり、前記複数のデバイスレジスタの内容は、それぞれに関連付けられた複数の周辺装置に与えられる電力を制御する、電力管理回路。

【諸求項11】 「謝求項10紀載の電力管理回路であっ て、さらに、

入カアドレスパスと、

前記入力アドレスバスをデコードして前記待機レジスタ と前記複数のデパイスレジスタとのうちの1つをイネー ブルするデコーダと、を備える電力管理回路。

【請求項12】 請求項11記戒の致力管理回路であって、

前記複数のデバイスレジスタのそれぞれは、周辺装置部 分と電力部分とを有しており、

前記複数のデバイスレジスタの電力部分は、前記複数の 周辺装置の電源スイッチを制御する、電力管理回路。

【請求項13】 請求項12記蔵の電力管理回路であって、さらに、

前記待機レジスタと前記複数のデバイスレジスタとに接続された複数の入力と、データバスに接続された出力と を有するマルチプレクサを備える、電力管理回路。

【調求項14】 前記外部イベントは、割込みとダイレクトメモリアクセス変求とを含むグループから選択されたイベントである、請求項7ないし13のいずれかに記載の電力管理回路。

【請求項15】 コンピュータシステムの中央処理接触 に消費される魅力を管理する方法であって、

外部イベントに応答する中央演算装置であって、動作モードにある場合には、さらに、待機信号に応答して待機 モードに入る中央処理装置を設ける工程と、

前記中央処理装置が前記符機モードにある場合には前記 外部イベントに応答して、外部イベントの検出に応じて 前記中央処理装置を前記動作モードに設定する電力管理 回路を設ける工程と、を備える電力管理方法。

【請求項16】 請求項15記載の電力管理方法であっ

τ.

前記電力管理回路を設ける工程は、少なくとも1つのデバイスレジスタを設ける工程を含み、

前記電力管理方法は、さらに、

前記電力管理回路に接続された少なくとも1つの周辺装 随を設ける工程を備えるとともに、

前記デバイスレジスタの内容は、前記周辺装置に与えられる電力を制御する、電力管理方法。

【請求項17】 請求項16記載の値力管理方法であって、

前記電力管理回路を設ける工程は、さらに、複数のデバイスレジスタを設ける工程を備えており、

前記少なくとも1つの周辺装置を設ける工程は、

前記並力管理回路に接続された複数の周辺数<u>値</u>を設ける 工程を備えるとともに、

前記複数のデバイスレジスタの内容は、それぞれに関連 付けられた周辺装置に与えられる電力を制御する、電力 管理方法。

【胡求項18】 前記外部イベントは、割込みとダイレクトメモリアクセス要求とを含むグループから選択されたイベントである、胡求項15ないし17のいずれかに記載の強力管理方法。

コンピュータシステムの中央処理装置を低電力の待機モードに設定する工程と、

前記中央処理装置が応答すべき前記コンピュータシステムの外部イベントをモニタする工程と、

前記中央処理装置が前記外部イベントに応答可能な動作 モードに前記中央処理装置を復帰させる工程と、を備え る磁力管理方法。

【請求項20】 請求項19記載の進力管理方法であって、

前記中央処理装置を待機モードに設定する工程は、

前記中央処理装置が、前記中央処理装置とは独立に動作する電力管理回路の待機レジスタに特機コマンドを啓込む工程と、

前記電力管理回路が前記中央処理装置の特機入力をイネーブルする工程と、を備える戦力管理方法。

【請求項21】 請求項20記載の電力管理方法であって、

前記コンピュータシステムの外部イベントをモニタする 工程は、

前記電力管理回路が割込みとダイレクトメモリアクセス 要求とのうちの少なくとも1つを検出する工程と、

前記検出に応答して、復帰コマンドを前記特機レジスタ に書き込む工程と、を備える電力管理方法。

前記中央処理装置を復帰させる工程は、

前記位力管理回路が前記中央処理装置の前記待機入力を ディスエーブルする工程を含む、電力管理方法。

【翻求項23】 翻求項19ないし22のいずれかに記載の運力管理方法であって、さらに、

前記中央処理装置が前記動作モードにある関に前記中央 処理装置によって周辺装置のドライパがロードされた場合に、前記周辺装置の電源をオンする工程と、

前記中央処理裝置が前記動作モードにある間に前記中央 処理装置によって周辺装置の前記ドライバが除去された 場合に、前記周辺装置の電源をオフする工程と、を備え る電力管理方法。

(発明の詳細な説明)

[0001]

【産業上の利用分野】この発明は、ワークステーション、パーソナルコンピュータ、ラップトップコンピュータ等の小規模コンピュータシステムに関し、特に電力管 取機能を有するコンピュータシステムに関する。

[0002]

【従来の技術】パーソナルコンピュータシステムは、次 第に高性能になってきている。例えば、ラップトップ、ノートブック、サブノートなどのコンピュータシステムには、デスクトップコンピュータと同程度に高性能なものがある。デスクトップマシンの中には数年前のワークステーションの、算能力を達成するものもあり、また、ワークステーションは、かつてはミニコンピュータ、スーパーミニコンピュータ、あるいはメインフレームコンピュータの領域であった作楽を実行している。

【0003】より小さなスペースに、より高性能な演算能力を収納するようになるに従って、消費電力と発熱が次第に重要な問題となってきている。例えば、ノートブック型、サブノート型、パーソナル・デジタル・アシスタント(PDA、電子秘書)などのバッテリー駆動のコンピュータシステムでは、電力を節約してバッテリ旁命を伸し、バッテリの充電や交換を行わずにコンピュータを使用しうる時間を延長することが要求されている。

【0004】一方、デスクトップ型のコンピュータやワークステーションは、通常はバッテリ駆動ではない。しかし、ある程度の消費電力管理は望ましい場合が多い。この理由の1つは、通常のデスクトップコンピュータシステムは、稼働している状態では、それが使用されているか否かに関わらず、数百ワットの電力を消費することである。このようなエネルギーの消費は、きわめて非経済的であり、特に数百、数千のデスクトップコンピュータシステムを昼夜稼働させているような大きな会社や大学・研究所などでは大きな問題である。

【0005】デスクトップマシンにおいて消費電力管理が望ましい他の理由は、これらのマシンが発生する熱をなるべく少なくすることが望ましいということである。 最新世代の高速マイクロプロセッサは、50MHz以上の周波数で動作しており、かなりの発熱があるので、効 率的に放然することによって、コンピュータシステム内の然に弱いコンポーネントの劣化を防止しなければならない。デスクトップコンピュータの消費地力が低下すれば、発熱量も低下し、この結果、コンピュータシステムに必要な冷却能力を低下させることができる。

【0006】過去において、消費電力の低下は、コンピュータシステムの中央演算装置(CPU)のクロック問波数を低下させることによって実現されていた。これによって消費電力が低減されるのは、CPUの質力消費が、CPUのクロック周波数に比例しているからである。ある適用方法では、コンピュータシステムがオーバーヒートし始めると、CPUのクロック周波数が低減され、CPUがほとんど処理を実行していないか、金くデリーの電圧が所定の関値以下になった場合、または、ユーザの明示的なコマンドが与えられた場合に、CPUのクロック周波数が低減される。

【0007】このような電力節約システムは、スタンドアロン型のコンピュータシステムや、単純なネットワークに接続されたパーソナルコンピュータシステムに対しては十分である。しかし、以下に詳述するように、このような電力節約技術は、産業界において普通に使用されるようになってきているUNIXペース(UNIXは米国ベル・ラポラトリ(AT&T)社の商標)のネットワークコンピュータシステムに対してはあまり適用されていない。

【0008】UNIXベースのコンピュータシステムは 割込み起動型システムであって、コンピュータは、通 常、処理されるべきイベント(事象)を待っている「アイドルループ状態」にある。割込みが検出されると、その割込みがCPUによって処理された後にシステムアイドルループに戻る。例えばSUN・SPARCステーションは、1から15までの15レベルの割込みで行って、カーションは、1から15までの15レベルの割込みを短している。 でたレベルが高い。一例として、UNIXベースのロークシステムがレベル2の割込みを処理している。 中でレベル10の割込みがCPUによって検出される と、レベル2の割込みタスクの終了前にレベル10の割込みタスクが処理される。

【0009】図1は、従来のUNIXベースのコンピュータシステムのプロセス10を示すフローチャートである。このプロセス10は、「UNIXカーネル」と呼ばれているものであり、UNIXのオペレーティングシステムの基本的な下層プロセスである。プロセス10は、ステップ12(通常はシステムの起動)で始まり、ステップ14においてコンピュータシステムが初期化される。この際、システムの割込みテーブルがクリアされて初期化される。ステップ14における初期化プロセスの

後に、ステップ16においてシステムの割込みとダイレクトメモリアクセス(DMA)の機能がイネーブル(動作可能に)される。その後、ステップ18において基本的なCPUの機能が実行される。このようなCPUの処理の通常の流れを変更したり修正したりするイベントには、割込みやDMA変求がある。

【0010】DMA要求は、ハードウェアタイプのイベントであり、当業者に周知の方法に従ってCPUにより処理される。しかし、UNIXベースのシステムにおいて最も普通のタイプのイベントは、割込みイベントである。図2は、図1のステップ18における「CPU機能を実行する」処理中に割込みが発生した場合のCPUの応答の詳細を示す図である。

【0011】図2において、プロセス18は、ステップ 20で開始され、その直後に「ノー・オペレーション (NOP) 」のステップ22を含むアイドルループに入 る。マイクロプロセッサは、割込み23によってマスタ 割込みハンドラ24にジャンプするまでアイドルループ に留まっている。マスタ割込みハンドラは、その割込み の優先レベルを決定して、ハンドラ25, 26, 28, 30、32のうちの適当なハンドラに割込みを渡す。例 えば、レベル1ハンドラからレベル15ハンドラまでの 15個のレベルの割込みを処理するようにすることがで きる。各ハンドラは、特定のタイプの機能に関連づけら れている。例えば、レベル2ハンドラ26は、イーサネ ットケーブル (「イーサネット」は商標) の挿入や除去 などのようなダイナミックなシステム変更に応答する。 レベル10ハンドラ10は、例えば10ミリ秒毎に起勁 される「ハウスキーピング」ハンドラであり、スケジュ 一ラ符ち行列(スケジューラ・キュー)をモニタした り、コンピュータの画面に表示されているクロックのよ うな時間依存性のプロセスを更新したりするような基本 的なハウスキーピング機能を実行する。他のハンドラ は、システムの入出カデバイス(以下、「入出力装置」 または「周辺装置」と呼ぶ)のために使用することがで きる。いくつかのハンドラ、例えば図2におけるレベル Xハンドラ28(Xは例えば2~10までの間のいずれ かの整数) は、ユーザプロセスを開始するために使用す ることができる。例えば、レベルXハンドラは、キーポ ードからのキーストローク(レベルX割込み)によって トリガされたり、イベントキューの中に認識可能な文字 列がある場合にはユーザルーチンやユーザプログラムを 立上げたりする。ここで、ハンドラが割込み処理(ユー ザプロセスや他のシステムプロセスを含む)を完全に処 型した後で、プロセスコントロールが図2のポイントA に戻り、プロセス18が再びアイドルループに戻ること に注意することが重要である。

【0012】図2において、マスタ割込みハンドラに向かう破線の矢印で示されているように、ハンドラ25~32の1つに割込みが掛けられて、プロセスコントロー

ルがマスタ割込みハンドラ24に戻ることが可能であ る。割込みスタックにおける最大数までは、いくつでも 割込みが可能である。 ハンドラがスタックに溜められた 割込みイベントをすべて処理し終わると、プロセスコン トロールはボイントAに戻り、プロセスは再びアイドル ループに入る。

【0013】図3は、入出力装置(周辺装置)によって 生成される割込みの通常の処理を示すフローチャートで ある。このプロセス35は、ステップ36における周辺 装置からの割込みの検出によって開始され、ステップ3 8では、その周辺装置がセットアップされる。次のステ ップ40ではデータが転送されて、ステップ42におい てプロセスが終了する.

[0014]

【発明が解決しようとする課題】 UNIXベースのコン ピュータシステムにおいて消費電力管理を行なう際の困 雄性は、システムが常に割込みやDMA要求などを迅速 に処理できる程度に機能していなければならない点にあ る。例えば、レベル10割込み(ハウスキーピンング割 込み)は、システムのハードウェアによって10ミリ秒 毎に生成され、この割込みは迅速に処理されなければな らない。従って、CPUのクロック周波数を低減する方 法は、電力節約の問題に対するあまり良い解決方法では なく、割込みやDMA要求のモニタを行なうことなく完 全にCPUを停止してしまうのは、システムにとって有 香であり、UNIXカーネルの破壊をもたらすかもしれ ない。

【0015】UNIXベースのコンピュータシステムに 戦力管理機能を設けるのは困難であるが、このような管 理機能は強く要認されている。通常の小規模のコンピュ ータシステムは、稼働している時間の1%以下しかデー タ処理を行なっていないと見積もられている。これは、 上述したUNIXベースのコンピュータシステムの場合 には、コンピュータがほとんどの時間において図2の 「NOP」ステップ22を含むアイドルループにあるこ とを意味している。1つのNOPステップの処理は、有 用な目的のためのステップと全く同じエネルギを消費す る。UNIXペースシステムのレベル10割込みの間に は50万回ものNOP処理が実行されていると見積もら れている。従って、これらのNOP処理の実行によっ て、システムの電力の大部分が消費されている。

[0016]

【課題を解決するための手段および作用・効果】この発 明は、電力管理機能を有するコンピュータシステムを提 供するものであり、特にUNIXタイプのワークステー ションにうまく適用されるものである。この発明の方法 および装置は、システムのCPUが低消費電力の待機 (スタンドバイ) 状驱にある間に死生した割込みとダイ レクトメモリアクセス (DMA) 要求を監視 (モニタ) し、それらの割込みやDMA要求が検出された時にCP

Uを動作状態(アクティブ状態)に復帰させるものであ る。従って、この発明は、UNIXペースのコンピュー タシステムに対して、割込みやDMA要求やその他の外 部イベントに適切に応答せずにUNIXカーネルを破損 させるということが起こらないような電力管理機能を提 供するものである。

【0017】この発明による電力管理機能を有するコン ピュータシステムは、中央処理装置(CPU)と、中央 処理装置に接続された電力管理回路とを有している。C PUは、割込みやダイレクトメモリアクセス要求などの 外部イベントに応答する動作モードと、低出力状態にあ って割込みやダイレクトメモリアクセス要求などの外部 イベントに応答しない待機モードと、を有する。 電力管 理回路は、中央処理装置が待機モードにある時に割込み やダイレクトメモリアクセス要求などの外部イベントを モニタして、外部イベントの検出に応じて中央処理装置 を助作モードに設定する。

【0018】この発明による電力管理回路は、CPUが 符機モードと動作モードのいずれにあるかを示す内容を 保持する待機レジスタと、前記符機レジスタに接続さ れ、前記待機レジスタの内容が待機モードを示す場合に は待機信号を生成するとともに、前記待機レジスタの内 容が動作モードを示す場合には待機信号をディスエーブ ルする論理回路と、割込み入力やダイレクトメモリアク セス入力を有する外部イベント入力と、前記外部イベン ト入力と前記待機レジスタとに接続され、倒込み入力ま たはダイレクトメモリアクセス入力に応答して前記待機 レジスタの内容を前記動作モードに設定する論理回路 と、を俯える。

【0019】電力管理回路は、さらに、複数の周辺装置 に関連付けられた複数のデバイスレジスタを有し、複数 のデパイスレジスタの内容が、それぞれに関連付けられ た複数の周辺装置に与えられる並力を制御することが好

【0020】この発明によるコンピュータシステムの中 央処理設置に消費される電力を管理する方法は、動作モ 一ドにある場合には、割り込みやダイレクトメモリアク セス要求などの外部イベントと待機信号とに応答する中 央処理装置を設ける工程と、前記中央処理装置が前記符 機モードにある場合には割込やダイレクトメモリアクセ ス要求などの外部イベントに応答して、外部イベントの 検出に応じて前記中央処理装置を前記動作モードに再設 定する電力管理回路を設ける工程と、を備える。

【0021】電力管理回路を設ける工程は、複数の周辺 装置に関連付けられた複数のデバイスレジスタを設ける 工程を含み、複数のデバイスレジスタの内容が、それぞ れ関連付けられた複数の周辺装置に与えられる電力を制 御することが好ましい。

【0022】この発明の他の構成によれば、コンピュー タシステムの中央処理装置に消費される能力を管理する 方法は、(a) コンピュータシステムの中央処理装置を低電力の待機モードに設定する工程と、(b) 前記中央処理装置が応答すべき前記コンピュータシステムの外部イベントをモニタする工程と、(c) 前記中央処理装置が前記外部イベントに応答可能な動作モードに前記中央処理装置を復帰させる工程と、を備える。

【0023】前記中央処理装置を低電力の待機モードに 設定する工程は、前記中央処理装置に、前記中央処理装 置とは独立に動作する電力管理回路の待機レジスタに待 機コマンドを書込ませる工程と、前記電力管理回路に、 前記中央処理装置の待機入力をイネーブルさせる工程 と、を備えることが好ましい。

【0024】この発明の電力管理方法および装置によれば、システムのソフトウェアカーネルを破損することなくUNIXベースのコンピュータシステムにおける消費電力と発熱量とを低減することができる。この発明は、割込みやDMA要求を多用するコンピュータシステムや、高速ネットワークに使用されるコンピュータシステムにうまく適用することができる。

【0025】この発明の上述あるいは他の利点は、以下に示す実施例の詳細な説明と図面とを参照することによって明らかになるであろう。

[0026]

【実施例】図4は、この発明の一実施例としての電力管理機能を有するコンピュータシステム44を示すプロック図である。このコンピュータシステム44は、CPU46と、ランダムアクセスメモリ(RAM)48と、ダイレクトメモリアクセス(DMA)回路50と、電力管理回路(PMC)52と、スレーブ入出力(1/O)回路54とを有している。コンピュータシステム44のこれら種々の構成要素は、Sバス(SBUS)56、Eバス(EBUS)58、メモリバス60、割込みバス62、レベル2割込みライン64、および待機ライン66などの多数のバスや配線によって接続されている。

【0027】CPU46としては、サン・マイクロシステムズ社(米国カリフォルニア州マウンテンピュー)のSPARC(商標)マイクロプロセッサやこれと同等のシングルチップ・マイクロプロセッサを使用することが好ましい。CPU46は、SBUS56とメモリバス60と割込みバス62と特機ライン66とに接続されている。SBUS56は、データバス(Dバス)68とアドレスバス(Aバス)70と、コントロールバス(Cバス)72とを含んでいる。

【0028】 CPU46は、「アクティブ」モード(動作モード)においては、種々の入力信号に応答する。すなわち、CPU46は、動作モードにある場合には、割込みパス62は4ビットパスであり、15レベルの割込みを示すことができる。割込みは、割込みパスの値が0でない時、すなわち、割込みパスの値が\$1~\$F(\$は1

6 遊数であることを示す)である時に検出される。割込みバス62の値が\$0である時には、現在このバス62 上に割込みがないことを示している。

【0029】動作モードにある場合には、CPU46はコントロールパス72を介して入力されるDMA要求に対しても応答する。コントロールパス72は26ビットパスであり、コントロールパス72の中の指定された5本のDMAラインが、ダイレクトメモリアクセスの要求が出されていることをCPUに示すために使用される。

【0030】このように、割込みとDMA要求は、CPUが応答すべき外部イベントと考えられている。この理由は、割込みとDMA要求はコンピュータ内のイベントではあるが、CPUにとっては外部のイベントなので、CPUが予期できない時に発生するからである。外部イベントが受け取られたら、その時期に係わらず、CPUによって迅速に処理して、データの消失やUNIXカーネルの破損の可能性を防止すべきである。

【0031】動作モードでは、CPU46は、これらの 外部イベント、すなわち、刮込みとDMA辺状の両方に 応答する。しかし、この発明によれば、CRU4-6は、 待機王一ド(スタンドバイモード、スリープモードとも 言う) に移行することができ、このモードではほとんど 電力を消費せず、また、外部イベントにも応答しない。 待機モードは、待機ライン6.6が重力管理回路52によ ってイネーブルされた時に開始される。ここで、「イネ ープルされる」とは、特定の<u>機能が動作可能</u>にされるこ とを意味しており、システムによって設定された取り決 めに応じて、論理的なハイレベルまたはローレベルによ って示される。また、「ディスエーブルされる」という 用語は、「イネーブルされる」こととは反対の条件や論 理状態を言う、待機ライン6.6がイネーブルされると、 CPUは現在実行中の命令がどのようなものであっても 終了し、CPU内部の状態遷移を禁止することによってし 電力消費量を大幅に低減する。CPUの内部クロックは 動作を続けるが、これは、SPARCプロセッサのCP Uではクロックを停止すると再起動時に問題が発生する 可能性があるからである。他のCPUタイプを使用する 場合には、CPUの内部クロックの周波数を低下させた り停止したりすることによって電力消費量を低減するこ とが可能である。CPUの待機モードとスリープモード は、当業者に周知の方法で実行される。

【0032】待機ライン66が電力管理回路によってディスエーブルされると、クロックがリスタートし、CPU46が次のオペレーションを実行する準備が終う。前述したように、通常はCPU46がアイドルループにある時に待機モードに移行するので、次のオペレーションはNOP処理である。しかし、後で詳述するように、待機ライン66は、システム44において割込みやDMA 要求が検出された時に電力管理回路によってディスエーブルされ、これによってCPU46が動作モードに移行

する。従って、復帰時(再アクティブ時)において、C PU46は割込みやDMA要求を処理するために呼び出 される。

【0033】RAM48は、メモリバス60を介してCPU46に接続されている。当業者に周知なように、メモリバス60は、それ自身のデータラインとアドレスラインとコントロールラインとを有している。RAM48は、システム44の「スクラッチバッド(メモ帳)」メモリとして使用され、DMA回路50で生成されたDMA要求をCPU46が処理すると、DMA回路50からアクセスできる。

【0034】DMA回路50は、SCS!入力、オーデ ィオ入力、イーサネット入力等の種々の入力端子を有し ている。これらの入力に共通している点は、システムの 資源(リソース)に迅速にアクセスする必要がある非常 に高速なデバイスに接続されている、というところにあ る。従って、DMA回路50が、データをシステム44 内に転送する要求を検出したとき、あるいは、データを システム外部のこれらのデバイスの1つに転送するとい うCPUからの要求を検出したときに、コントロールバ ス62のコントロールラインの1つにDMA要求が生成 され、CPU46はDMA処理モードに移行する。この DMA処理モードでは、CPU46は通常の処理を止め て、DMA回路50はRAM48のようなシステム資源 に直接アクセスすることが許可される。換言すれば、ダ イレクトメモリアクセスの間は、DMA回路SOがCP U46の代わりにRAM48をコントロールする。ま た、逆に、データがRAM48から例えばイーサネット に転送される場合には、RAM48はCPU46ではな <DMA回路50に制御されている。

【0035】途力管理回路(PMC)52は、EBUS58と、割込みパス62と、レベル2割込みライン64と、待機ライン66と、SBUS56のコントロールパス72の5本のラインとに接続されている。電力管理回路52の主な機能は、割込みパス62上の割込みをモニタ(監視)することと、コントロールパス62上のDMA要求をモニタすることである。割込みやDMA要求が検出されると、待機ライン6.8がディスエーブルされてCPU46を動作モードに「国党め」させ、CPU46がDMA要求や割込み(すなわち外部イベント)を処理できるようにする。

【0036】電力管理回路52の他の機能は、後で詳述するように、周辺装置のパワーオフ(電源停止)を行なうことである。このタスクを実行するために、電力管理回路52内の種々のデパイスレジスタがCPU46によって書き込まれ、そのデパイスのパワニオンをパワーオフがなされる。ここで、「レジスタ」とは、1ピット以上の情報を格納する能力を有する記憶メカニズムを意味する。換音すれば、レジスタとしては、フリップフロップのような単一の記憶要素や、論理ユニットとして集積

されている一連の記憶型素を使用することができる。この実施例におけるレジスタは、好ましくは8ピット幅を有しているが、各レジスタのすべてのピットが機能している必要はない。電力管理回路52は、パワーパス59を介してフロッピドライブのような周辺装置を超動したり停止させたりずるように機能する。例えば、電力管理回路52は、EPROMや、フロッピドライブポートや、シリアルポートや、パッテリのスイッチを切ってエネルギを節約すべきことを、パワーパス59を介して指示することができる。

【0037】スレープ I / O 回路 S 4 は、E P R O M や、フロッピディスクドライブや、シリアルポートや、バッテリモニタなどの多数の同辺装置に接続されている。これらの周辺装置の1つからデータが入力されると、1~15の割込みレベルが割込みバス62上に生成されて、C P U 4 6 (C P U が アクティブ な場合)または電力管理回路 5 2 (C P U が アクティブ でない場合)に通告する。C P U 4 6 は、アクティブ にされると、S B U S 5 6 を介してスレーブ I / O 回路 5 4 からデータを で取ることができる。

【0038】図5は、周辺装置のパワーオンとパワーオ フのプロセス?4を示すフローチャートである。このプ ロセス74は図3に示すプロセス35を修正したもので あり、CPU46によって实行される。プロセス74に は、図3に示すプロセス35の機能を修正し、向上させ るための修正がなされている。従って、CPU46と問 辺装置の間にデータ転送の必要が生じた時に、修正され たプロセス74が呼び出される。プロセス74は、ステ ップ16で開始され、ステップ78において強力管理回 路52の適切なレジスタにCPU46が書き込みを行な い、パワーバス59を介して命令を伝達することによっ て、その周辺装置の電源をオンにする。次に、周辺装置 がステップ80においてセットアップされる。このステ ップ80は、プロセス35におけるステップ38と同じ ステップである。次に、ステップ82では、データが転 送される.このステップ82は、プロセス35のステッ プ40と実質的に同一のステップである。最後に、ステ ップ84において、CPU46が電力管理回路の適切な レジスタに含込みを行ない、その周辺装置の電源をダウ ンさせる。このプロセス74は、ステップ86において 終了する。

【0039】従って、図3におけるプロセス35から図5のプロセス74への修正点は、周辺装置のデバイスドライバが呼び出されるたびにその周辺装置の電源がオンされ、データ転送が完了するたびにその周辺装置の電源がオフされるところにある。この方法によれば、周辺装置は、それらが必要な時にのみ電源オンされるので、かなりのエネルギが節約でき、また、システムで発生する熱も低減できる。

【0040】図6は、マイクロプロセッサ46が待機状

.

弧に移行する際のプロセス88を示すフローチャートで ある. このプロセス88はCPU46によって実行され るプロセスであり、図2のプロセス30を修正したプロ セス30 が実行される。前述したように、図2のプロ セス30は、定期的に発生するレベル10割込みによっ て開始される「ハウスキーピング」プロセスであり、1 0ミリ秒毎に実行される。図6のプロセス88は、ステ ップ90で開始され、ステップ92においてレベル10 のハウスキーピング作業(通常管理作楽)が実行され る。この作業は、図2の修正されていないレベル10ハ ンドラ30によって処理されるハウスキーピング作案と 同一である。次に、修正されたプロセス30'の最後の ステップ94において、CPU46が能力管理回路52 の待機ピットに杏込みを行ない、待機モードをアサート (確立) する。後で詳述するように、電力管理回路52 は待機ピットへの書込みに応答して、破線の矢印96で 示すように、待機ライン66をイネーブルにする。CP U46は、この後、現在実行中のあらゆるタスクを終了 して、ステップ98で示されるように待機モードに移行 する.

【0041】CPU46は、待機ライン66がイネーブルにされている間は待機状態に留まっている。図6の破線100で示されるように、電力管理回路52が待機ライン66をディスエーブルにすると、ステップ102においてCPU46が特機状態から抜け出し、処理を再開する。プロセス88は、ステップ104において終了する。

【0042】以上のことから明さらかなように、図6の 修正プロセス30°は、割込みやDMA要求などの他の プロセスが処理されていない限り、ハウスキーピングサ イクルの終了のたびに(すなわち10ミリ秒毎に)、C PU46を待機モードに移行させる。これによって、C PU46は、必要な場合にだけフルパワーを消費するこ とになる。この待機モードでは、内部クロックが停止し ている状態において、CPUは通常のエネルギ消費のご く一部、例えば、通常のエネル半消費の1%以下を消費 しているだけである。図6のステップ102に示される ように、CPUが目覚めて動作モードに移行すると、C PUは通常はそのプログラムカウンタで示される次のス テップを実行する。CPUは、図6のステップ92にお ける通常のレベル10ハウスキーピング作業の終了後 に、ステップ94で待機モードに移行するので、彼帰後 の次のステップは図2に示すアイドルループのNOPス テップ22であろう。しかし、符機ラインは、割込みや DMA要求、すなわち、外部イベントが検出された時に ディスエーブルされるので、この場合には、復帰後に実 行される次のステップは、外部イベントを処理するため のものである。例えば、割込みがCPU46を目覚めさ せる原因である場合には、実行される次のステップは図 2に示すマスタ割込みハンドラのステップ24である。

【0043】図7は、定力管理回路(PMC)52によ って実行されるプロセス106を示すフローチャートで ある。このプロセス106は、ステップ108で開始さ れ、ステップ110において、電力管理回路52の待機 ピットがアサート(確立)されているか否かが確認され る。アサートされていなければ、プロセス106は待機 ピットがアサートされるまで待つ待ち状態に入る。次に ステップ111において、待機ライン66がイネーブル される。次に、ステップ112では、システム44にお いて外部イベントが検出されているか否かが決定され る。外部イベントが検出されていなければ、プロセス1 06は割込みやDMA変求を待つ待ち状態に似び入る。 外部イベントが検出されると、ステップ114において 待機ビットがデ・アサート(解除)され、ステップ11 6において待機ライン66上の信号がディスエーブルさ れる。このプロセス106は、ステップ118において 終了する。

【0044】以上のプロセス106から明らかなように、電力管理回路は、CPUが待機モードにある時には外部イベントのみを監視している。割込みやDMA要求を処理すると、その割込みやDMA要求を処理すると、CPU46が動作モードに設定される。CPU46が動作モードに殺ビットをアサートリることによってステップ106を開始モードに移行と、CPU自身を待機モードに移行とりはも数の制御を可っている。待機モードに入るとはできず、電力管理回路52が追りな時に待機ライン66をディスエーブルにしてCPU46を目覚めさせるのを待っている。

【0045】図8は、電力管理回路52の内部回路を詳細に示すプロック図である。電力管理回路62は、デコーダ120と、レジスタアレイ122と、出力マルチプレクサ(MUX)124とを備えている。電力管理回路52は、さらに、ダイナミックシステム変更ロジック(DSC論理回路)126と、レベル2割込みロジック128とを含んでいる。

【0046】EBUSのアドレスバスの4本のラインは、デコーダ120に入力されており、(この実施例では)11本のデコーダ出力ライン130の中の1つにデコードされる。これらの出力ラインは「否込みイネーブル」ラインWEと共に使用され、レジスタアレイ122内の選択されたレジスタにデータを書き込む。もちろん、4ラインのアドレスバスは16個のレジスタまでのアドレスを設定できるので、図8に示される実施例では、追加の周辺装置のために5個のレジスタをさらに持つことができる。

【0047】レジスタアレイ122は、1つのアイドルレジスタと、多数の周辺レジスタ(J/Oレジスタ、デバイスレジスタとも呼ぶ)を有している。アイドルレジスタは、CPU46を待機モードに移行させるために使

用されるビットを含んでいる。ここで使用されている問辺レジスタは、キーボードレジスタと、マウスレジスタと、パワーラッチレジスタと、イーサネットレジスタと、SCS1レジスタと、シリアルボートレジスタと、オーディオボートレジスタと、ISDNレジスタと、アナログーデジタル(A/D)制御レジスタと、テストレジスタとを含んでいる。勿輸、追加のレジスタや風なるレジスタを用いることも可能である。

【0048】マルチプレクサ124は、レジスタアレイ 122の種々のレジスタに接続されている多数のパス1 32からの入力を受け取る。これらのパスはレジスタと 同じビット幅を有しており、この実施例においては、8 ピットの幅を有している。EBUSのアドレスライン は、MUX124に入力されて、レジスタアレイ122 のレジスタに接続されているパス132の中から1本を 選択して、出力パス134に出力する。この出力パス1 34は、8ビットのトライステートパッファ136を介 してEBUSのデータラインに接続されている。このト ライステートパッファ136は、レジスタアレイ122 が沿込み可能でない時にのみアクティブになる。EBU Sのデータラインはまた、杏込みイネーブル(WE)信 号によってイネーブルされる8 ピットのトライスチート パッファ138を介してレジスタアレイ122に接続さ れている。

【0049】ダイナミックシステム変更ロジック(DS C論理回路)126は、システムの稼働中におけるシス テムの変更を検出するために使用される。例えば、電源 スイッチは、切換えられた時にDSC論理回路126へ の入力信号を発生する。同様に、イーサネットケーブル が接続されたり切り放されたりしたときにも、DSC輪 理回路126のTPEIN入カライン上に入力信号が生 成される。図8において「他の」入力が記されているよ うに、他のダイナミックなシステムの変更も同様にして DSC論理回路126によってモニタされる。ダイナミ ックなシステムの変更は、システムの電力消費風に影響 を与えることがあるので、これをモニタすることは電力 節約の観点からも有益である。例えば、イーサネットの ケーブルが切り放されると、イーサネットレジスタのピ ットがセットされる。このピットはシステムによって銃 取られ、システムはそのイーサネットケーブルのための ドライバを除去できることが解るので、電力を節約する ことができる。

【0050】割込み論理回路128は、レジスタアレイ122の中でレベル2割込みに対応するレジスタをモニタする。レベル2割込みを示すレジスタの1つにピットがセットされると、割込み論理回路128は割込みライン64をイネーブルする。

【0051】この図から明らかなように、者込みイネーブルWEをイネーブルにし、EBUSのアドレスパスで 適切なレジスタのアドレスを与えることによって、EB USのデータラインからレジスタアレイ122のレジスタに杏き込みを行なうことができる。 背込みイネーブルWEをディスエーブルし、EBUSのアドレスパス上に所望のレジスタのアドレスを与えることによって、レジスタアレイ122のレジスタからEBUSのデータパス上に統出すこともできる。

【0052】アイドルレジスタの8本の出カラインの1つは特機ライン66である。従って、待機ライン66は、アイドルレジスタの1ピット(待機ビット)に関づけられている。この待機ビットは、CPU46が待されている。特機ビットは、5本のDMA変求ラインと、4本の割込みパスラインとを入力とするORゲートの出力にかってリセットされる。これらのラインの中のいずれが記ってリセットされると、これは「外部イベント」につかイネーブルされると、これは「外部イベント」に対象に、特機ビットがリセットされる。に対してリセットされると、これは「外部イベント」に対象に対象に、特機ビットがリセットされる。この

【0053】パワーバスは、デバイスレジスタのそれぞれ1本の「パワービット(電力ビット)」ラインに接続された多数のラインを含んでいる。1つのデバイスレジスタのパワービットがセットされる(これは前述したようにCPUによって行なわれる)と、そのパワービットラインがイネーブルされて、関連した周辺装置がパワーオフされる。そのパワービットがリセットされると、パワーバス59の関連したラインがディスエーブルされて、その周辺装置への電源がイネーブルされる。

【0054】以上、本宛明を好適な実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内における様々な変更・區逸・等価物がある。また、本発明の方法と装置の両方を実現するための他の種々の手段がある。従って、以下に記載するクレームは、本発明の要旨を超えない範囲のこのような変形・個換・等価物をも含むものである。

(図面の簡単な説明)

【図1】 従来のUNIXベースのコンピュータシステム のプロセス10を示すフローチャート。

【図2】図1のステップ18における「CPU機能を実行する」処理において割込みが発生した際のCPUの応答の評価を示す図。

【図3】入出力装置(周辺装置)によって生成される割込みの通常のハンドリングを示すフローチャート。

【図4】電力管理機能を有するコンピュータシステム4 4を示すブロック図。

【図 5 】 周辺装置のパワーオンとパワーオフのプロセス 7 4 を示すフローチャート。

【図6】マイクロプロセッサ46が待機状態に移行する際のプロセス88を示すフローチャート。

【図7】 電力管理回路 (PMC) 52によって実行されるプロセス106を示すフローチャート。

【図8】 並力管理回路52の内部回路を詳細に示すプロ


ック図。

(符号の説明)


- 44…コンピュータシステム
- 46...CPU
- 46…マイクロプロセッサ
- 48 ··· RAM
- 5 0 ··· D M A 回路
- 5 2 …電力管理回路
- 54…スレープ [/ 0回路
- 56...SBUS
- 58 ... EBUS
- 59…パワーパス
- 60…メモリバス


- 62…コントロールパス
- 66…待機ライン
- 72…コントロールバス
- 120…デコーダ
- 122…レジスタアレイ
- 124…マルチプレクサ
- 126…DSC論理回路
- 128…論理回路
- 130…デコーダ出カライン
- 132…バス
- 134…出力パス
- 136…トライステートバッファ
- 138…トライステートパッファ


(図1)




















【图8】



フロントページの続き

(72) 発明者 マーク・ダブリュウ、・インスレイ アメリカ合衆国 カリフォルニア州94086 サニーヴェイル、アゼリア・ドライブ、 1057